Vicor Corporation · NASDAQ:VICR

Vicor — Technical Presentation (2019)

47 slides from Vicor's technical presentation, Oct 29, 2019

  1. Slide 1: 高密度电源系统的 PCB 布局与散热设计技术

    高密度电源系统的 PCB 布局与散热 设计技术 刘广缘 高级应用工程师 ©2019 Vicor 1

  2. Slide 2: 概要

    概要  背景  散热设计注意事项  PDN 概览：  大电流路由  布局寄生注意事项  实例  结论 ©2019 Vicor 2

  3. Slide 3: 背景

    背景  PCB 布局是系统散热及供电的关键  设计人员往往会忽略 PCB ，导致设计欠佳、性能不足  本次研讨会将涵盖 PCB 设计的各个重要方面，以最大限度改善热传 递并最大限度降低供电阻抗及损耗 ©2019 Vicor 3

  4. Slide 4: 散热 — 概览

    散热 — 概览 两个主要的传热路径  散热器 / 散热板  PCB ©2019 Vicor 4

  5. Slide 5: 散热 — 热传递

    散热 — 热传递 对流 传导 通过加强气流（或其它液体）传热 直接接触传热 ©2019 Vicor 5

  6. Slide 6: 散热 — 电阻

    将热传递建模为等效电路：  功耗 = 电流源 散热 — 电阻  热阻抗 = 电阻器  温度场边界 = 电压源 在风冷系统中，传导至散热器和 PCB 的热量必须通过对流传递给 周围空气。 表面积增加 = 热传递增加（热阻抗更低） RϴJC ϴJCΘJC T TCASE CASE Θϴ JB JB PDISS Pdiss T-OUT_TOP TPCBTPCB 等效电路模型 RϴJB ©2019 Vicor 6

  7. Slide 7: 散热 — 电阻

    散热 — 电阻 0.6 C/W ϴINT_-OUT_TOP 0.9 C/W 1.7 C/W 2.0 C/W 12 C/W ϴINT_-OUT_BOT ϴINT_-OUT_PINS ϴINT_+OUT_PINS ϴINT_SIG 复杂的散热模型： T-OUT_TOP T-OUT_BOT T-OUT_PINS T+OUT_PINS TSIG 为每个网络 /PCB 落点分离热阻抗 确定最低电阻路径 — 最大限度增 加 PCB 上的铜 ©2019 Vicor 7

  8. Slide 8: 热通孔

    热通孔 FR4 对传热无效（绝缘体） 仅顶侧 热通孔将热量传导至电路板的 另一侧 增加对流散热的有效表面 上下侧 ©2019 Vicor 8

  9. Slide 9: PCB 通孔类型

    盲孔：从最外层开始，到 PCB 通孔类型 内层结束 盲埋孔 = 更高密度、更高成本 / 复 杂性 / 更长的交付周期 TH 通孔 = 更低密度、更低成 本 / 复杂性 / 更短的交付周期 埋孔：起点和终点都是内层 通孔：从上到下通过 PCB 钻 标准孔 ©2019 Vicor 9

  10. Slide 10: 焊盘电镀覆盖通孔 (VIPPO)

    VIPPO 与传统 焊盘电镀覆盖通孔 (VIPPO) 传统通孔 加盖电镀通孔 VIPPO ： 传统： 直接传递至 PCB 更多的寄生 VIPPO 的优势 缺点 环氧树脂填充 高密度、细微间距扇出（如 BGA ） • • 更高成本 / 更长交付周期 • 电感较低 • 制造工艺新增 8-10 个步骤 VIPPO ：必须填充并盖上盖子，以防止渗 • 较低热阻 / 电阻 • 增加了填充材料 锡 • 直接传递电流至电路板 • 电路板导热性更好 ©2019 Vicor 10

  11. Slide 11: 热例 — TH 通孔

    热例 1 — TH 通孔  LGA 稳压器 + 外部电感器  通孔（无 VIPPO ） VOUT LGA 落点模式 PGND VIN LGA 稳压器散热模型 VIN 、 PGND 、 VOUT = 最低热阻抗： 热通孔和扩展铜箔 ©2019 Vicor 11

  12. Slide 12: 散热示例 — TH 通孔

    散热示例 1 — TH 通孔 SIP 顶视图 底视图 顶层的扩展铜箔和散热通 孔可增加对流表面积 VOU T VOUT 焊盘间的散热通孔可 将热量传导至底层 PGND PGN D 对关键网的底层附加 铜 VIN VI N ©2019 Vicor 12

  13. Slide 13: 散热示例 — 焊盘上的通孔

    散热示例 2 — 焊盘上的通孔  大电流驱动器模块（ MCD ）  焊盘上的通孔  盲孔 / 埋孔 MCD 封装 MCD 散热模型 PGND = 主要散热路径： 热通孔和扩展铜箔 ©2019 Vicor 13

  14. Slide 14: 散热 — 电路仿真

    散热 — 电路仿真 根据器件产品说明书构建散热模型 将功耗作为电流源 定义热场边界电压源 — 环境、外壳和 PCB 等。 ©2019 Vicor 14

  15. Slide 15: 散热电路仿真实例

    散热电路仿真实例 实例： • 54VIN 、 500A 、 PDISS = 24W • 内部温度限制： 100°C 扫描 TCASE 和 TPCB 50 – 100°C 结果： 使用结果来确定散热设计的温度限制 • TCASE 为 85°C ，最高 TPCB 为 65°C • 当 TPCB 等于 90°C 时，最高 TCASE 等于 50°C ©2019 Vicor 15

  16. Slide 16: 散热 — 总结

    散热 — 总结  最大化关键网上的铜箔 – 使用多层板 – 最外层的铜箔最有效 — 扩展经过的部件 – 第一内层应该有铜箔面，用于关键网的储热体  使用热通孔将热量传导至附加层 – PCB 的背面 – 尽量靠近引脚  焊盘中的通孔提供热阻最低的路径 – 可增加成本、复杂性和交付周期  使用器件热模型和仿真来预测散热性能  测量性能，以验证散热设计 — 必要时进行调整 ©2019 Vicor 16

  17. Slide 17: 供电网络 (PDN)

    供电网络 (PDN) 大电流模块 ©2019 Vicor 17

  18. Slide 18: PDN

    PDN 去耦 插槽 旁路 分配至 传感点 VR 输出级 电容 插槽 电容 + 通孔 引脚 稳压器与 CPU 之间的供电网络 包括电源平面、电容器、通孔和插槽 ©2019 Vicor 18

  19. Slide 19: 输出阻抗

    输出阻抗 高 di/dt 负载阶跃响应受转换器开环输出阻抗和 PDN 主 导 ΔV = ΔI*ZOUT ZOUT 开环输出阻抗 ZOUT_CL = ZOUT above Crossover ZOUT_CL = 闭环 BW 内的 ZOUT/T （等于开环阻抗） （环路增益可降低开环阻抗） ©2019 Vicor 19

  20. Slide 20: PDN 对负载瞬态的影响

    PDN 对负载瞬态的影响 PDN 阻抗不包括 VR 负载阶跃的重要频率范围 PDN 阻抗 与频率 ©2019 Vicor 20

  21. Slide 21: PDN 对负载瞬态的影响

    PDN 对负载瞬态的影响 1000A/µs 50 – 550A 负载阶跃 500A/µs 250A/µs  假设“完美” VR 的 ZOUT= 0Ω ，由于插槽和 PCB 的原因， 500A 瞬态电流 (500A/µs) 会产生大约 120mV 的电压偏差  压摆率越快，频率激发就越高 ©2019 Vicor 21

  22. Slide 22: PDN 对负载瞬态的影响

    PDN 对负载瞬态的影响 VSENSE 的总体响应 开环 — 不包括 VR 在稳压器和插槽之 间分离 PCB L 和 R RDIST 的影响 LDIST 总体 ©2019 Vicor 22

  23. Slide 23: PCB 布局注意事项

    PCB 布局注意事项  电源平面 – 各平面的电阻和电感 – PCB 功耗 – 通孔的电阻和布局  电容器 – 电容器布局 – ESR 、 ESL 、 FSR – 通孔布局与环路电感  电路板堆栈 – 专用电源 /GND 层的数量 – 铜箔的重量 – 介质厚度 ©2019 Vicor 23

  24. Slide 24: 电路板堆栈与板面计划

    电路板堆栈与板面计划  预先定义很重要 – 整体层数与定义  电源 / 接地层的数量  专用信号布线层 – 电路板与介质厚度  网和层阻抗控制布线或特殊注意事项 ©2019 Vicor 24

  25. Slide 25: 电路板堆栈 — 层实例

    受控制的阻抗 寄生电感限制 电路板堆栈 — 14 层实例 寄生电容限制 负载 ©2019 Vicor 25

  26. Slide 26: 电源平面的电阻 — 平方法

    电源平面的电阻 — 平方法 对于一平方铜箔 W = L 电阻与大小无关 R = 总电阻 A = 平面的横截面积 W = 宽度 T = 厚度，由铜箔重量决定 Ρ = 铜的电阻率，温度在 25°C 时，通常为 1.7µΩ-cm (0.67µΩ-cm) 铜重量（ oz ） 厚度（毫米） [ 密耳 ] 25°C 时， mΩ/ 平方 0.5 0.02 [0.7] 1.0 1 0.04 [1.4] 0.5 2 0.07 [2.8] 0.25 ©2019 Vicor 26

  27. Slide 27: 电源平面的电感 — 经验法则

    电源平面的电感 — 经验法则 = 两个相邻平行电源平面的每平方电感约为 32pH/mil 的介质 实例： 3.1 密耳介质大约每平方 100pH * * Eric Bogatin ， EDN 经验法则， 2014 年 9 月 16 日 ©2019 Vicor 27

  28. Slide 28: 通孔电阻

    通孔电阻 电流 横截面积 通孔电阻相当于等效横截面积 和等效长度的迹线的电阻 镀层厚度 材料 µΩ-cm µΩ-in 孔直径 铜箔 1.70 0.67 铜（镀） 6.0 2.36 金 2.2 0.87 * 注：镀铜电阻率可能高于纯铜； 请咨询 PCB 厂商 * 构建您的电源 — 布局注意事项。 www.ti.com/lit/ml/slup230/slup230.pdf ©2019 Vicor 28

  29. Slide 29: 通孔实例

    电流 通孔实例 通孔详细信息： 6 密耳钻孔， 1 密耳镀铜 68 密耳长 0.67µΩ-in （铜）电阻率 = ©2019 Vicor 29

  30. Slide 30: 通孔电感

    通孔电感 其中： Lvia = 通孔的电感（ nH ） D = 通孔的直径（英寸）。 H = 通孔的长度（英寸）。 * Johnson and Graham , 《高速数字设计》第 259 页 ©2019 Vicor 30

  31. Slide 31: 导体的电流 — 承载能力

    导体的电流 — 承载能力  使用 IPC 载流能力指南  IPC-2221A 和 IPC-2152  温升与电流及横截面的对 比  保守曲线适用于内外部导 体 实例：电流为 12A 时， 100 密耳迹线、 2oz 铜、 30°C 温度上升 IPC2221A — 保守降额指南 31

  32. Slide 32: 通孔电流 — 承载能力

    通孔电流 — 承载能力  摘自 IPC-2152 第 26 页： – 通孔的横截面积应至少等于导体的横截面积，或者大于进入通孔的导体的 横截面积。如果通孔的横截面积小于导体，则可使用多个通孔来确保横截 面积与导体相同。 ©2019 Vicor 32

  33. Slide 33: 寄生电容

    寄生电容 其中： H = 平面间距 (cm) A = 通用平面的面积 (cm2) εr = 介质磁导率（ FR-4 为 4.5 ） 较低的介质间距会降低电感 但会增加电容 数据来源：高速模拟设计与应用研讨会： http://www.ti.com/lit/ml/slyp173/slyp173.pdf http://www.ti.com/lit/ml/slyp173/slyp173.pdf ©2019 Vicor 33

  34. Slide 34: 去耦电容器的选择

    去耦电容器的选择 注意事项：  低 ESR 对过滤高 频率开关电流至关 0402 重要 1206 电容器等效电路模型  对超过 FSR 的滤 波无效 — 根据信 号频率检查 FSR 、 ESL  更小的电容，通常 对于更高频率的滤 ESR 波更有效 自谐振频率 (FSR) ©2019 Vicor 34

  35. Slide 35: 小型陶瓷电容器 MLCC 和 LICC

    小型陶瓷电容器 MLCC 和 LICC 1> 产品说明书： 3> 仿真： CMLCC CLICC IN 0.9µ 0.9µ AC 1 0 RMLCC RLICC V1 9m 8.5m LMLCC LLICC 0.9n 160p .ac dec 511 100k 1G V(in)/I(Rmlcc) V(in)/I(Rlicc) 10 100° 60° 1 20° 0.1 -20° 0.01 -60° 0.001 -100° 100KHz 1MHz 10MHz 100MHz 1GHz ©2019 Vicor 35

  36. Slide 36: 通孔环路电感

    通孔环路电感 电感随环路面积增大而增大 ©2019 Vicor 36

  37. Slide 37: 去耦电容布置

    去耦电容布置 Worse 让旁路电容器 通孔布置和电容器焊盘 尽量靠近器件引脚。 的间距很重要！ 使用平面连接 最小化通孔间隔。  靠近焊盘布局 通孔或使用 VIPPO  为高频率旁路使用较小的电 容器 (0402) Better  反向几何电容可提供更低的 电感 ©2019 Vicor 37

  38. Slide 38: 大电流示例

    大电流示例 大电流模块 HC PDN 插槽去耦 / 负载 （底部） LOAD HC PDN 旁路电容 0.8V 650A TDC 1200A 峰值 底部 ( 负载 ) 视图 1048 引脚 1 毫米间距 BGA 顶视图 ©2019 Vicor 38

  39. Slide 39: 大电流示例

    大电流示例  对于大电流设计，必须使用 大平面并最大限度增加专门 用于电源 / 返回的层  内部层使用 2 盎司铜  14 层 PCB  VDD 和 VSS 层交错，以最 大限度减少电感 ©2019 Vicor 39

  40. Slide 40: 大电流示例 — 通孔

    大电流示例 — 通孔 L2 L1 （上面） 焊盘中 6 密耳的 L1-L2 通 孔 上 每个终端 6x 面 每个 GND 焊盘 11x 8 密耳 L2-L13 通孔 18 密耳 L2-L13 通孔 通孔堆叠在 L2l 上 L2-L13 焊盘中 6 密耳的 L14-L13 底 通孔 部 每个 BGA 1x 18 密耳 L13-L2 堆叠 电容器直接对着每对 BGA 的 1 L2 和 L1 叠加 L14 （底部） 焊盘中 6 密耳的 L1-L2 通孔 每个电容器焊盘 2x ©2019 Vicor 40

  41. Slide 41: 去耦实例

    去耦实例 负载瞬态 10,000A/µs 时， 1,000A CPU 上面的插槽中的电 CH1 Vout ： 100mV/div 时间基准： 200nsec/div 容将对 PDN 的负载去耦 CH2 ： Iout ： 300A/div 器件输出端的电容可衰减纹波 焊盘上的通孔 0402 电容跨引脚布置 3.0MHz 有效纹波频率 ©2019 Vicor 41

  42. Slide 42: 大电流示例：瞬态响应

    大电流示例：瞬态响应 CH1 Vout ： 100mV/div 时间基准： 200nsec/div CH2 ： Iout ： 300A/div CH1 Vout ： 100mV/div 时间基准： 5usec/div CH2 ： Iout ： 300A/ div 大约 10,000A/µs 时，瞬态电流为 100A 至 1100A 约 160mV 下冲 ©2019 Vicor 42

  43. Slide 43: 寄生电容示例

    寄生电容示例 大电流模块驱动 器 VSW (15A RMS) 大电流模块 (x4) 转换节点 VS1/VS2 ： • 差分输出：一个驱动器对应四个模块 • 梯形电压： 约 50VP-P （差分） • 正弦电流： 大约 15A RMS • 寄生电容限制： 140pF 的最大 VS1-VS2 电容 • 寄生电感限制： 4nH ©2019 Vicor 43

  44. Slide 44: 寄生电容 — VS1/VS2

    寄生电容 — VS1/VS2 VS1-VS2 总电容限制 (140pF) VS1 VS1/VS2 堆叠 (140pF) CVS1_GND CVS1_VS2 VSS A = 0.55in = 3.54838cm 2 2 CVS1-VS2 = 78pF CVS2_GND VS2 CVS1-GND = CVS2-GND = 91pF 等效电路 CTOTAL = = 123.5pF 覆盖在相邻层上的 VS1/VS2 ©2019 Vicor 44

  45. Slide 45: 低电感路由示例 — GA/GB

    低电感路由示例 — GA/GB 大平面 — 最小化平 方数 栅极驱动器 GateA/GateB  一个驱动器对应四个模块  5V 、 1.5MHz 在相邻的接地平面之间路由 (tRISE<100ns) （最小化电感）  寄生电感限制： 1nH 堆栈 ©2019 Vicor 45

  46. Slide 46: 结论

    结论  如实例所示，高密度 PCB 布局可能非常具有挑战性，因为器件和信号的需求不同  良好的堆叠及板面规划是良好布局的重要基础  布局要作为电气及散热设计的一部分来考虑，还要纳入仿真  PDN 对瞬态性能有很大的影响  高速信号必须考虑路由及通孔寄生现象  可使用工具和经验法则来提取电路板的寄生现象，仿真对性能的影响，从而优化设计  本次研讨会涵盖 PCB 设计的各个重要方面，以最大限度改善热传递并最大限度降低供 电阻抗及损耗 ©2019 Vicor 46

  47. Slide 47: 谢谢大家！有问题吗？

    谢谢大家！ 有问题吗？ 本文包含的、 Vicor 提供的信息仅供一般性参考之用。 Vicor 不对本演示的不准确性、错误或遗漏承担任何责任。电源产品用户仍对与此类使 用有关的设计、测试和工作安全保护负责。 ©2019 Vicor 47

Vicor — Technical Presentation (2019) on 6ix